Rapidus и IBM приближаются к масштабированию производства 2-нм чипов

Rapidus и IBM приближаются к масштабированию производства 2-нм чипов

0 1458

Новый процесс производства микросхем, называемый селективным уменьшением толщины слоёв, помогает преодолеть некоторые из важнейших проблем, связанных с производством 2-нанометровых и более тонких транзисторов в промышленных масштабах в течение десятилетия.

Наш мир работает на микрочипах. Почти в каждом устройстве, которым мы владеем, теперь есть микросхемы, благодаря техническим инновациям, которые позволили уменьшить размер транзисторов до нанометрового уровня. По мере роста спроса на более компактные и производительные микросхемы, которые также потребляют меньше энергии, особенно для приложений с искусственным интеллектом, меняется и их архитектура. IBM работает над новыми и инновационными способами создания таких устройств, преодолевая технические трудности, связанные со всё более сложными транзисторами и их уменьшающимися размерами.

С этой целью учёные из IBM и японского производителя микросхем Rapidus объявили, что они достигли важной вехи в последовательном создании микросхем с использованием 2-нанометрового процесса. Используя две разные стратегии для выборочного уменьшения толщины нанолистов, они теперь могут создавать 

IBM Research уже более 15 лет находится в авангарде технологии транзисторов с затвором по всей площади, и мы способствовали их эволюции от одиночных нанопроводов до многослойных нанолистов. Нанолисты обеспечивают лучший электростатический контроль, чем нанопроволоки, а также позволяют разместить больше транзисторов на заданной площади.Транзисторы с нанолистами и кольцевыми затворами с несколькими пороговыми напряжениями (или мульти-Vt) позволяют создавать микросхемы, которые могут выполнять сложные вычисления, не потребляя много энергии. Группа обнаружила, что они могут делать это без проблем с границами металлических затворов, которые обычно возникают при использовании этого метода. Они представляют своё новое исследование сегодня на ежегодной конференции IEEE International Electron Devices Meeting (IEDM) в Сан-Франциско.

Три года назад учёные IBM Research продемонстрировали первый в мире 2-нанометровый чип, а два года назад IBM и Rapidus заключили партнёрское соглашение для развития этой технологии до уровня, на котором можно будет производить 2-нанометровые чипы в промышленных масштабах. Благодаря новым результатам сотрудничество приблизило нас на важный шаг к цели — производству этих чипов до конца этого десятилетия.

Кадзуюки Томида, генеральный директор Rapidus US, LLC, также отметил: «Технология Multi-Vt является важнейшим компонентом нашей архитектуры нанолистов. Совместная публикация этого технологического исследования с IBM Research на конференции IEDM представляет собой важную веху для Rapidus. Это достижение укрепляет нашу уверенность в достижении нашей цели — производства на Хоккайдо на нашем передовом литейном заводе IIM».

Новые проблемы, новые решения

Производство 2-нанометровых чипов — это не просто уменьшение размеров компонентов, объяснил Дэчао Гуо, директор по передовым логическим технологиям в IBM Research. Это также сопряжено с уникальными трудностями по сравнению с предыдущим отраслевым стандартом — транзисторами FinFET. «Чтобы достичь наших целей в области 2-нанометровых технологий, нам нужны технологические решения с архитектурой нанолистов для нескольких пороговых напряжений, которые обеспечивают сверхнизкие пороговые напряжения для высокопроизводительных вычислений и более высокие пороговые напряжения для вычислений с низким энергопотреблением», — сказал он.

«Нанолисты — это совершенно другая структура по сравнению с FinFET предыдущего поколения, и она может быть более сложной», — сказал Руцян Бао, старший технический сотрудник IBM Research. «Новый производственный процесс, который мы предлагаем, проще, чем использовавшийся ранее подход, и мы уверены, что он позволит нашему партнёру Rapidus надёжнее производить микросхемы с использованием 2-нм технологии нанолистов в больших масштабах».

Здоровые границы

«При использовании технологии нанолистов Multi-Vt возникает множество проблем, поэтому мы решаем их одну за другой», — сказал Бао. За эти годы они добились нескольких успехов. Первые два решения, которые они представили на IEDM в 2019 году: Tsus pinchoff и безразмерный Multi-Vt. Они решают проблемы, связанные с 

расстоянием между листами, или Tsus, — промежутком между любыми двумя нанолистами.Tsus для замены металлических затворов при нанесении материалов на микросхемы. «Материал, необходимый для мульти-Vt, имеет толщину менее 1 нм, и он проникает в базовую структуру, что делает его практически бесшовным», — сказал Го.

В 2020 году команда представила интеграцию с двумя диполями, которая позволила ещё больше снизить пороговое напряжение для обоих типов полупроводниковых каналов, которые называются n-каналом и p-каналом и имеют разные электрические свойства. Этот подход позволил преодолеть ограничения порогового напряжения, что улучшило характеристики отдельных транзисторов и повысило гибкость безвентильных мультитранзисторов. На конференции IEDM в 2023 году Бао и его коллеги продемонстрировали применение, которое делает возможной интеграция с двумя диполями: транзистор, хорошо подходящий для охлаждения жидким азотом. Это может повысить производительность устройства, но большинство существующих транзисторов не рассчитаны на такое охлаждение.

Проблема, которую они рассматривали в этой новой статье, заключалась в том, что высокая плотность транзисторов в 2-нанометровых нанолистовых технологиях означает, что между полупроводниковыми каналами n-типа и p-типа остаётся узкое N-P-пространство. В этом узком пространстве тонкий слой материалов выборочно позволяет использовать дипольные материалы для бездиффузионных мульти-Vt, выступая в качестве жертвенного слоя или активного металла для мульти-Vt. Эта стратегия необходима для интеграции устройств с высоким Vt, в то время как толстый слой определяет устройства с низким Vt. Вместе они образуют полный набор устройств с несколькимиVt в транзисторах. Команда использовала два подхода к селективному уменьшению слоёв (SLR), которые они назвали SLR1 и SLR2, чтобы решить проблемы, связанные с этими методами формирования рисунка.

В одном из функциональных блоков этих микросхем N-P-переход может иметь ширину менее 40 нм, что оставляет меньше пространства для подрезания границы металлического затвора при формировании таких тонких слоёв, что может привести к структурным проблемам. При таком крошечном масштабе любые дефекты могут существенно повлиять на производительность полупроводника. Исследователи также заметили, что ионы плазмы, используемые для травления микросхем, могут повреждать диэлектрики затвора и непреднамеренно утолщать межслойные соединения, снижая производительность и надёжность устройства. Для решения этой проблемы был разработан новый процесс травления. Затем с помощью SLR1 был создан тонкий слой (либо тонкий жертвенный слой, либо тонкий слой металла с активной работой выхода), который решил проблему недостаточного количества функциональных материалов в крошечном пространстве между двумя транзисторами.

С помощью SLR2 они устранили аналогичную проблему, которая возникала при использовании толстого металла рабочей функции. В ходе экспериментов они продемонстрировали, что могут утончать материал только в пространстве N-P, избегая утончения под самой затвором.

По словам исследователей, в совокупности эти стратегии делают технологию нанолистов с несколькими вентилями вероятной заменой FinFET в этом десятилетии.

«Эта инновация позволяет нам соответствовать строгим требованиям к конструкции в архитектуре нанолистов, что было невозможно при использовании архитектуры FinFET», — сказал Го. «Мы стремимся разработать и сертифицировать эту технологию производства с несколькими вентилями и передать её компании Rapidus для производства».

Купить продукцию IBM можно на сайте официального поставщика в России.